

Efectos de la IA en el Diseño y Construcción de Data Centers



Nilson Parra
RCDD/NTS/DCDC & HCDC
Territory Manager Chile, Perú, Bolivia & Uruguay
Data Center & Central Office
Commscope

DATA CENTER
FORUM PERÚ 2025

Tecnologías avanzadas para la Innovación
en la Industria de los Data Centers

Bicsi
CALA



Efectos de la IA en el Diseño y Construcción de Data Centers

25 de Septiembre de 2025



NILSON PARRA FLORES

BICSI RCDD/NTS/DCDC & HCDC

Territory Manager

Chile, Perú, Bolivia & Uruguay

Data Center & Central Office


Móvil +56 9 9537 8871

nilson.parra@commscope.com



BICSI
CALA


Impulsor del Crecimiento de la IA (GPU)




Fuente: NVIDIA Investor Presentation Q3 FY24 <https://investor.nvidia.com/events-and-presentations/presentations/default.aspx>

Las GPU ofrecen enormes mejoras de rendimiento, pero demandan más ancho de banda.

El servidor GPU ya no es el "cuello de botella"




Ninguna GPU comienza a funcionar hasta que TODAS tienen su carga de trabajo



Para una GPU, una infraestructura deficiente es como conducir un coche de carreras durante la hora punta de tráfico.


La IA requiere una red de alta calidad, baja latencia y sin pérdidas.

Ethernet Alliance Roadmap 2016




Fuente: Ethernet Alliance – www.ethernetalliance.org

Ethernet Alliance Roadmap 2024






Fuente: Ethernet Alliance - www.ethernetalliance.org

Ethernet Alliance Roadmap 2025



Fuente: Ethernet Alliance – www.ethernetalliance.org




MPO-8/MPO-12

MPO-16

IA típicamente usa 400G para sus redes GPU → 8 Fibras
800G → 16 Fibras

Rutas hacia Ethernet de Alta Velocidad e Infiniband



Evolución del ASIC (RADIX & SerDes)

RADIX: # de conexiones del switch (Pines del ASIC)
(No necesariamente # de puertos)


Un mayor RADIX del switch implica:

- Menos switches
- Menos saltos
- Topología más plana
- Menos congestión
- Menos latencia
- Mejor desempeño
- Menos interconexiones
- Menos espacio en rack
- Menos consumo de energía
- Menos disipación de calor
- Mayor eficiencia

¿Mayor costo y complejidad del SW?

Sí, pero más beneficios!!!

Menor costo total de la red y mejor desempeño



Evolución del ASIC (RADIX & SerDes)

SerDes: Velocidad Tx/Rx de Línea (No del Puerto)

Dependiendo de la tecnología, un puerto de Switch puede estar conformado por

- 4 Líneas (QUAD)
- 8 Líneas (OCTAL)

Velocidad de puerto

- Velocidad de Línea x # Líneas/Puerto

Ancho de Banda del Switch

(BW del Backplane o Velocidad del Fabric)


- Cantidad de datos que puede tratar simultáneamente por el switch
- Σ Velocidad de todos los Puertos

Capacidad del Switch (Throughput)

Puertos x Velocidad de Puerto x 2 (Full-Duplex)

Evolución del ASIC

- Aumento de # de Líneas (Radix), y/o
- Aumento de la Velocidad de Línea (SerDes)



RADIX 12.8T se puede conseguir con

ASIC con un SerDes de 100G y un RADIX de 128 Líneas (Pines)
→ SW 32 Puertos QUAD de 400G (4 x 100G)

ASIC con un SerDes de 50G y un RADIX de 256 Líneas (Pines)
→ SW 32 Puertos OCTAL de 400G (8 x 50G)

Evolución del ASIC (RADIX & SerDes)

Para conseguir un mayor RADIX debe ser posible dividir las líneas de un puerto



Cable Fanout o Breakout

- MPO-LC
- MPO-SN
- Otros

VSFF Transceivers

Para mejorar el “throughput” del Switch se necesita

- Aumentar # de Líneas (Pines) del ASIC (RADIX), y/o
- Aumentar la Velocidad de Línea (SerDes)



Cómo afecta el RADIX en la topología



Evolución del ASIC del Switch

2010

2012

2014

2016

2018

2020

2022

2025???

7 Generaciones de Switch en 12 años

Velocidad de Línea x10 - # de Líneas x8
Consumo Total Aumenta x22
80x BW ASIC
95% Eficiencia Energética

11x
System Fan Power

26x
Optics Power

25x
ASIC SerDes Power


8x
ASIC Core Power


 40nm
64x10G
640G

 40nm
128x10G
1.28T

 28nm
128x25G
3.2T

 16nm
256x25G
6.4T

 16nm
256x50G
12.8T

 7nm
512x50G
25.6T

 5nm
512x100G
51.2T

 102.4T

 MÁS VELOCIDAD

 Prox Gen
3nm
512x200G
???

11x
System Fan Power

26x
Optics Power

25x
ASIC SerDes Power


8x
ASIC Core Power


 40nm
64x10G
640G

 40nm
128x10G
1.28T

 28nm
128x25G
3.2T

 16nm
256x25G
6.4T

 16nm
256x50G
12.8T

 7nm
512x50G
25.6T

 5nm
512x100G
51.2T

 102.4T

 MÁS VELOCIDAD

 Prox Gen
3nm
512x200G
???

Velocidad de Línea

10G

25G

50G

100G

de Líneas

x64

x128

x256

x512

???

Módulo Optico

QSFP+

QSFP28

QSFP28

QSFP-DD OSFP



Switch Mayor Capacidad



Menos Switches



Arquitectura Mejorada



Mayor Eficiencia Energética




Menor Latencia




Evolución de los Switches

First Deployed	Electrical I/O (Gb/lane)	Switching Bandwidth	TOR/Leaf Data Center Switch Configuration	
~2010	10G	1.28T	 32 x 40G	Legacy Technology
~2015	25G	3.2T	 32 x 100G	128 Electrical I/Os
~2019	25G	6.4T	 32 x 200G	
2021	50G	12.8T	 32 x 400G	256 Electrical I/Os
2022	100G	25.6T	 32 x 800G	

IA Gen - Necesita una red nueva y complementaria




Conexión Cruzada para Interconexión de Redes



Las conexiones cruzadas permiten
crecimiento y migración en
configuraciones de alto número de fibras


Aplicación a Jaulas de COLOCATION

- Configuraciones EoR o Borde de Jaula.
- Las terminaciones se trasladan desde el gabinete EoR a un ODF de Cruzadas externo.
- El gabinete EoR ahora puede ser reasignado como otro gabinete más de servidores.
- Al mover las cruzadas pasivas desde el EoR al ODF de Cruzadas, ahora se dispone del espacio y energía asignados a ese gabinete para equipamiento activo.
- Varias jaulas pueden ser interconectadas a través de los ODF de Cruzadas.





Aplicación a Salas Completas de un solo Cliente


- ODFs de cruzadas se disponen en extremo de fila o pegados a la pared.
- Aplicaciones de alta cuenta de fibras.
- Cruzadas/Malla para conjuntos de gabinetes (PODs - Performance Optimized Datacenters).
- Configuración redundante con 2 ODF's principales dispuestos en línea en cada extremo de la sala.
- Se sacan las terminaciones de Cruzadas/Malla de las filas de gabinetes.




Implementación Fisica




Implementación de una Arquitectura MESH




Módulo MESH




Módulo MESH sin Congestión de Cables



Evolución del Mercado de los Transceivers



Adopción de la Tecnología 400 GbE



Data Center Roadmap

Mayor capacidad de procesamiento


- Mayor densidad de xPU's & BW de I/O

Cluster de Servidores IA más grandes

- 3x Más Consumo Energía (KW/Rack)
- 12x Interconexiones Ethernet (Fibra)

Interconexiones más rápidas

- Aceleración del Roadmap Ethernet & Evolución de Switches (Radix & SerDes)



*Ya no se puede seguir diseñando
en base a las necesidades actuales
aplicando criterios del pasado.*



Muchas gracias



NILSON PARRA FLORES

BICSI RCDD/NTS/DCDC & HCDC

Territory Manager

Chile, Perú, Bolivia & Uruguay

Data Center & Central Office

Móvil +56 9 9537 8871

nilson.parra@commscope.com

